



# 接面場效電晶體 JFET



## (一) 關於電晶體

電晶體主要分為兩大類：雙極性電晶體 (Bipolar Junction Transistor, BJT) 和場效應電晶體 (Field Effect Transistor, FET)。場效應電晶體又分為 金屬氧化半導體場效電晶體(MOSFET)和接面場效電晶體(junction FET, JFET)，如下(圖 1)。



(圖 1) 常見的電晶體分類

場效應電晶體的三個極則分別是源極 (Source)、閘極 (Gate) 和汲極 (Drain)。

電晶體因為有三種極性，所以也有三種的使用方式，分別是射極接地 (又稱共射放大、CE 組態)、基極接地 (又稱共基放大、CB 組態) 和集極接地 (又稱共集放大、CC 組態、射極隨耦器)。

在雙極性電晶體中，射極到基極的很小的電流，會使得射極到集極之間，產生大電流；在場效應電晶體中，在閘極施加小電壓，來控制源極和汲極之間的電流。

在類比電路中，電晶體用於放大器、音頻放大器、射頻放大器、穩壓電路；在電腦電源中，主要用於開關電源。

電晶體也應用於數位電路，主要功能是當成電子開關。數位電路包括邏輯閘、隨機存取記憶體（RAM）和微處理器。

電晶體在使用上有許多要注意的最大額定值，像是最大電壓、最大電流、最大功率……，在超額的狀態下使用，電晶體內部的結構會被破壞。每種型號的電晶體還有特有的特性，像是直流放大率  $h_{fe}$ 、NF 噪訊比...等，可以藉由電晶體規格表或是 Data Sheet 得知。


電晶體在電路最常用的用途應該是屬於訊號放大這一方面，其次是阻抗匹配、訊號轉換……等，電晶體在電路中是個很重要的元件，許多精密的組件主要都是由電晶體製成的。

## （二）接面場效電晶體 JFET 的構造


接面場效應電晶體（junction Field-Effect Transistor）簡稱 JFET，可分為 N 通道和 P 通道兩種。如圖(2-1)，其電路符號如(圖 2-2)。

P 通道 FET 以 P 型矽做為通道，以 N 型矽作為閘極。P 型矽兩端拉出引線作為源極與汲極，N 型矽拉出的引線作為閘極。

N 通道與 P 通道恰好相反，以 N 型矽做為通道，以 P 型矽作為閘極。N 型矽兩端拉出引線作為源極與汲極，P 型矽拉出的引線作為閘極。工作原理兩者相同，但所加電源極性相反。




(圖 2-1)



(圖 2-2) JFET 的電路符號

### (三) JFET 的特性



(圖 3) N 通道 JFET 加電壓方式

N 通道 FET 在正常使用時，汲極 D 要接正，源極 S 接負。閘極 G 則加上逆向偏壓，如圖 3。

在 D 和 S 間通過之電流  $I_{DS}$  (簡稱  $I_D$ ) 之大小受到逆向偏壓  $V_{GS}$  的控制，如圖 4。其特性說明如下：


- 1、當  $V_{GS} = 0$  時， $I_{DS}$  最大，稱為  $I_{DSS}$ 。

場效電晶體汲電流分類：


	R	O	Y	GR
汲極電流 $I_{DSS}$ (mA)	0.3 ~ 0.75	0.6 ~ 1.4	1.2 ~ 3.0	2.6 ~ 6.5

- 2、若  $V_{GS}$  越大， $I_{DS}$  越小。

- 3、當  $V_{GS}$  達到某一特定值時， $I_{DS} = 0$ ，此時之  $V_{GS}$  稱為夾斷電壓 (pinch off voltage)，以  $V_{po}$  表示。圖 4 中的  $V_{po} = -3V$ 。



(圖 4)  $V_{DS} - I_D$  輸出特性曲線



(圖 5)  $V_{GS} - I_D$  輸入輸出特性曲線

假設選定一個  $V_{DS}$ ，將  $V_{GS}$  和  $I_{DS}$  的關係式以曲線表示，稱為**轉移曲線 (transfer characteristics curve)**。若在圖 4 中選擇  $V_{DS} = 10V$ ，則可畫出此 FET 的轉移曲線，如圖 5。


當  $V_{GS}$  改變時，FET 通道的變化如圖 6，在不同的  $V_{DS}$ ，FET 的  $V_{DS} - I_{DS}$  曲線可分成兩個區域：

1、歐姆區：在  $V_{DS}$  較小的區域， $I_{DS}$  大小隨  $V_{DS}$  改變，呈現電阻性，因此稱之為電阻區。圖 4 中虛線部分左邊即為電阻區。在電阻區中，D 和 S 間的電阻受到  $V_{GS}$  控制， $V_{GS} = 0$  時

$R_{DS}$  最小，只有數百歐姆。但當  $V_{GS} = V_{po}$  時， $R_{DS}$  會高達數  $M\Omega$  以上，稱之為  $R_{off}$ 。


圖 7 即為 FTE 作為 VVR (電壓控制電阻器) 的特性。

2、恆流區：FET 特性曲線在  $V_{DS}$  大到某種程度以上時， $I_{DS}$  會維持定值，不會隨  $V_{DS}$  而改變，此時曲線會呈現水平，此區域稱為恆流區。圖 4 中，虛線右邊的區域即為恆流區，在恆流區中， $I_{DS}$  只受到  $V_{GS}$  控制，與  $V_{DS}$  無關。



(a)  $V_{GS} = 0$ ，空乏區最小，通道最大，DS間電流  $I_{DS}$  最大，稱為  $I_{DSS}$ 。


(b)  $V_{GS}$  = 逆向偏壓，空乏區加大，通道減小， $I_{DS}$  減小。



(c) 當  $V_{GS}$  高達  $V_{PO}$  時，空乏區甚大，通道阻塞， $I_{DS} = 0$ 。

(d) 當  $V_{GS}$  逆偏壓大於  $V_{PO}$  時，空乏區延伸， $I_{DS} = 0$ 。

(圖 6)



(圖 7) FTE 作為 VVR (電壓控制電阻器) 的特性

### (三) JFET 的應用-放大器


JFET 處在恆流區時（只要  $V_{DS}$  夠大，JFET 即處在恆流區）， $I_{DS}$  只受  $V_{GS}$  控制，而不受  $V_{DS}$  影響，此種特性使得 JFET 適合擔任放大器工作。尤其是閘極為逆向偏壓（ $V_{GS}$  為逆向偏壓），使閘極的輸入阻抗很高不需輸入閘極電流，另 FET 放大器效果比電晶體放大器效果好。

如圖 8 所示，此為共源極放大器：

- 1、共源極放大器的輸出電壓  $V_{out}$  與輸入電壓  $V_{in}$  反相 180 度。
- 2、JFET 所需的偏壓  $V_{GS}$  是由  $R_S$  產生。因為電流  $I_D$  通過  $R_S$  時會在  $R_S$  產生壓降， $R_S$  上端為正，下端為負，因此正好正極接 S，負極經過  $R_G$  接閘極 G。
- 3、 $R_G$  一般採用  $100k\Omega \sim$  數  $M\Omega$ 。
- 4、FET 有一項重要參數稱為“互導”。互導  $G_m$  定義為： $V_{DS}$  保持不變時， $V_{GS}$  對  $I_D$  的影響，即

$$G_m = \left. \frac{\Delta I_D}{\Delta V_{GS}} \right|_{\Delta V_{DS}=0}。$$


- 5、圖 8 電路圖，因為  $V_{in} = \Delta V_{GS}$ ， $V_{out} = \Delta I_D R_D$ ，因此其電壓增益為  $A_v = \frac{V_{out}}{V_{in}} = G_m R_D$ 。可知當  $G_m$  越大時，電壓增益愈大。使用較大的  $R_D$ ，輸出電壓也會較大。




(圖 8) 共源極放大器

#### (四) FET 的應用-恆流源

使用 FET 作為恆流源，電路非常簡潔。如圖 9，因為  $V_{GS} = 0$ ，所以電流維持在  $I_{DSS}$ ，圖 10 中，改變電阻  $R_S$ ，就可以改變固定電流。




(圖 9)




(圖 10)

## (五) 利用三用電表找出 FET 腳位

- 1、三用電表轉到  $\rightarrow$  檔位，閘極 G-源極 S 間具有二極體性質，閘極 G-汲極 D 間也有二極體性質。如圖 11 和圖 12。(和另外兩個接腳均不導通的為閘極 G)




(圖 11) N 通道，閘極 G 判定



(圖 12) P 通道，閘極 G 判定

- 2、三用電表轉到 2K 檔位，汲極 D 和源極 S 間好像是一個數百  $\Omega$  的電阻，將三用電表紅、黑棒對調，量到的電阻值不變。如圖 13。



(圖 13) 指針式電表量測

- 2、大多數的汲極 D 和源極 S 可以互換使用，但有些 FET 在汲極 D 和源極 S 互換時，增益較低。因

此判斷方式如下：將三用電表轉到  $R \times 10\Omega$  檔位，紅黑棒接到 FET 的閘極 G 以外的兩腳。以手指壓住黑棒與閘極 G，此時三用電表會往低電阻方向移動。然後將紅黑棒對調，再將手指壓住黑棒與閘極 G，此時電表以一樣會往低電阻方向移動，兩次測試中，量到較低電阻的那次，黑棒接的是汲極 D，紅棒接的是源極 S。

## 補充資料：

### （一）關於 MOSFET

金屬-氧化層-半導體-場效電晶體，簡稱金氧半場效電晶體 (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET) 是一種可以廣泛使用在**模擬電路**與**數字電路**的**場效電晶體** (field-effect transistor)。MOSFET 依照其「通道」的極性不同，可分為 n-type 與 p-type 的 MOSFET，通常又稱為 NMOSFET 與 PMOSFET，其他簡稱尚包括 NMOS FET、PMOS FET、nMOSFET、pMOSFET 等。

從目前的角度來看 MOSFET 的命名，事實上會讓人得到錯誤的印象。因為 MOSFET 裡代表「metal」的第一個字母 M 在當下大部分同類的元件裡是不存在的。早期 MOSFET 的閘極 (gate electrode) 使用金屬作為其材料，但隨著半導體技術的進步，現代的 MOSFET 閘極早已用**多晶矽**取代了金屬。

MOSFET 在概念上屬於「絕緣閘極場效電晶體」(Insulated-Gate Field Effect Transistor, IGFET)，而 IGFET 的閘極絕緣層有可能是其他物質而非 MOSFET 使用的氧化層。有些人在提到擁有多晶矽閘極的場效電晶體元件時比較喜歡用 IGFET，但是這些 IGFET 多半指的是 MOSFET。

MOSFET 裡的氧化層位於其通道上方，依照其操作電壓的不同，這層氧化物的厚度僅有數十至數百埃 (Å) 不等，通常材料是**二氧化矽** (silicon dioxide,  $\text{SiO}_2$ )，不過有些新的進階製程已經可以使用如**氮氧化矽** (silicon oxynitride,  $\text{SiON}$ ) 做為氧化層之用。

今日**半導體元件**的材料通常以**矽** (silicon) 為首選，但是也有些**半導體**公司發展出使用其他半導體材料的製程，當中最著名的例如 IBM 使用矽與**鍺** (germanium) 的混合物所發展的**矽鍺製程** (silicon-germanium process, SiGe process)。而可惜的是很多擁有良好電性的半導體材料，如**砷化鎵** (gallium arsenide, GaAs)，因為無法在表面長出品質夠好的氧化層，所以無法用來製造 MOSFET 元件。

當一個夠大的電位差施於 MOSFET 的閘極與源極 (source) 之間時，電場會在氧化層下方的**半導體**表面形成感應電荷，而這時所謂的「反轉通道」(inversion channel) 就會形成。通道的極性與其汲極 (drain) 與源極相同，假設汲極和源極是 n-type，那麼通道也會是 n-type。通道形成後，MOSFET 即可讓電流通過，而依據施於閘極的電壓值不同，可由 MOSFET 的通道流過的電流大小亦會受其控制而改變。

### （二）MOSFET 的操作原理


MOSFET 的核心：金屬—氧化層—半導體電容

MOSFET 在結構上以一個金屬—氧化層—半導體的電容為核心（如前所述，今日的 MOSFET 多半以多晶矽取代金屬作為其閘極材料），氧化層的材料多半是二氧化矽，其下是作為基極的矽，而其上則是作為閘極的多晶矽。這樣子的結構正好等於一個電容器 (capacitor)，氧化層扮演電容器中介電質 (dielectric material) 的角色，而電容值由氧化層的厚度與二氧化矽的介電常數 (dielectric constant) 來決定。閘極多晶矽與基極的矽則成為 MOS 電容的兩個端點。

當一個電壓施加在 MOS 電容的兩端時，半導體的電荷分佈也會跟著改變。考慮一個 p-type 的半導體（電洞濃度為  $N_A$ ）形成的 MOS 電容，當一個正的電壓  $V_{GB}$  施加在閘極與基極端（如圖）時，電洞的濃度會減少，電子的濃度會增加。當  $V_{GB}$  夠強時，接近閘極端的電子濃度會超過電洞。這個在 p-type 半導體中，電子濃度（帶負電荷）超過電洞（帶正電荷）濃度的區域，便是所謂的反


轉層 (inversion layer)。

MOS 電容的特性決定了 MOSFET 的操作特性，但是一個完整的 MOSFET 結構還需要一個提供多數載子 (majority carrier) 的源極以及接受這些多數載子的汲極。



(圖 16) 金屬—氧化層—半導體結構

### (三) MOSFET 的結構



(圖 17) 一個 NMOS 電晶體的立體截面圖

左圖是一個 n-type MOSFET (以下簡稱 NMOS) 的截面圖。如前所述，MOSFET 的核心是位於中央的 MOS 電容，而左右兩側則是它的源極與汲極。源極與汲極的特性必須同為 n-type (即 NMOS) 或是同為 p-type (即 PMOS)。右圖 NMOS 的源極與汲極上標示的「N+」代表著兩個意義：(1)N 代表摻雜 (doped) 在源極與汲極區域的雜質極性為 N；(2)「+」代表這個區域為高摻雜濃度區域 (heavily doped region)，也就是此區的電子濃度遠高於其他區域。在源極與汲極之間被一個極性相反的区域隔開，也就是所謂的基極 (或稱基體) 區域。如果是 NMOS，那麼其基體區的摻雜就是 p-type。反之對 PMOS 而言，基體應該是 n-type，而源極與汲極則為 p-type (而且是重摻雜的 P+)。基體的摻雜濃度不需要如源極或汲極那麼高，故在右圖中沒有「+」。

對這個 NMOS 而言，真正用來作為通道、讓載子通過的只有 MOS 電容正下方半導體的表面區域。當一個正電壓施加在閘極上，帶負電的電子就會被吸引至表面，形成通道，讓 n-type 半導體的多數載子—電子可以從源極流向汲極。如果這個電壓被移除，或是放上一個負電壓，那麼通道就無法形成，載子也無法在源極與汲極之間流動。

假設操作的對象換成 PMOS，那麼源極與汲極為 p-type、基體則是 n-type。在 PMOS 的閘極上


施加負電壓，則半導體上的電洞會被吸引到表面形成通道，半導體的多數載子—電洞則可以從源極流向汲極。假設這個負電壓被移除，或是加上正電壓，那麼通道無法形成，一樣無法讓載子在源極和汲極間流動。

特別要說明的是，源極在 MOSFET 裡的意思是「提供多數載子的來源」。對 NMOS 而言，多數載子是電子；對 PMOS 而言，多數載子是電洞。相對的，汲極就是接受多數載子的端點。

#### (四) MOSFET 的操作模式

(圖 18) NMOS 的汲極電流與汲極電壓之間在不同  $V_{GS} - V_{th}$  的關係

依照在 MOSFET 的閘極、源極，與汲極等三個端點施加的「偏壓」(bias) 不同，一個常見的加強型 (enhancement mode) n-type MOSFET 有下列三種操作區間：



(圖 18) NMOS 的汲極電流與汲極電壓之間在不同  $V_{GS} - V_{th}$  的關係

#### 1、截止區 (次臨限區) (cut-off or sub-threshold region)

當閘極和源極間的電壓  $V_{GS}$  (G 代表閘極，S 代表源極) 小於一個稱為臨界電壓 (threshold voltage,  $V_{th}$ ) 的值時，這個 MOSFET 是處在「截止」(cut-off) 的狀態，電流無法流過這個 MOSFET，也就是這個 MOSFET 不導通。

但事實上當  $V_{GS} < V_{th}$ 、MOSFET 無電流通過的敘述和現實有些微小的差異。在真實的狀況下，因為載子的能量依循波茲曼分佈 (Boltzmann distribution) 而有高低的差異。雖然當  $V_{GS} < V_{th}$  的狀況下，MOSFET 的通道沒有形成，但仍然有些具有較高能量的載子可以從半導體表面流至汲極。而若是  $V_{GS}$  略高於 0，但小於  $V_{th}$  的情況下，還會有一個稱為「弱反轉層」(weak inversion layer) 的區域在半導體表面出現，讓更多載子流過。透過弱反轉而從源極流至汲極的載子數量與  $V_{GS}$  的大小之間呈指數的關係，這樣的電流又稱為次臨限電流 (subthreshold current)。

在一些擁有大量 MOSFET 的積體電路產品，如 DRAM，次臨限電流往往會造成額外的能量或功率消耗。



(圖 19) MOSFET 在線性區操作的截面圖

(圖 20) MOSFET 在飽和區操作的截面圖

## 2、線性區（三極區）（linear or triode region）

當  $V_{GS} > V_{th}$ 、且  $V_{DS} < V_{GS} - V_{th}$ ，此處  $V_{DS}$  為 NMOS 汲極至源極的電壓，則這顆 NMOS 為導通的狀況，在氧化層下方的通道也已形成。此時這顆 NMOS 的行為類似一個壓控電阻（voltage-controlled resistor），而由汲極流出的電流大小為：

$$I_D = \mu_n C_{ox} \frac{W}{L} [(V_{GS} - V_{th})V_{DS} - \frac{V_{DS}^2}{2}]$$

$\mu_n$  是載子遷移率（carrier mobility）、 $W$  是 MOSFET 的閘極寬度、 $L$  是 MOSFET 的閘極長度，而  $C_{ox}$  則是閘極氧化層的單位電容大小。在這個區域內，MOSFET 的電流—電壓關係有如一個線性方程式，因而稱為線性區。

## 3、飽和區（saturation region）

當  $V_{GS} > V_{th}$ 、且  $V_{DS} > V_{GS} - V_{th}$ ，這顆 MOSFET 為導通的狀況，也形成了通道讓電流通過。但是隨著汲極電壓增加，超過閘極電壓時，會使得接近汲極區的反轉層電荷為零，此處的通道消失（如圖），這種狀況稱之為「夾止」（pinch-off）。在這種狀況下，由源極出發的載子經由通道到達夾止點時，會被注入汲極周圍的空間電荷區（space charge region），再被電場掃入汲極。此時通過 MOSFET 的電流與其汲極—源極間的電壓且  $V_{DS}$  無關，只與閘極電壓有關，關係式如下：

$$I_D = \frac{\mu_n C_{ox}}{2} \frac{W}{L} (V_{GS} - V_{th})^2$$

上述的公式也是理想狀況下，MOSFET 在飽和區操作的電流與電壓關係式。事實上在飽和區的 MOSFET 汲極電流會因為通道長度調變效應（channel length modulation effect）而改變，並非與且  $V_{DS}$  全然無關。考慮通道長度調變效應之後的飽和區電流—電壓關係式如下：

$$I_D = \frac{\mu_n C_{ox}}{2} \frac{W}{L} (V_{GS} - V_{th})^2 (1 + \lambda V_{DS})$$

## （五）基板效應


在積體電路中的 MOSFET 元件可能會出現基極與源極並不直接相連的狀況，這種狀況造成的副作用稱為基板效應（body effect）。MOSFET 受到基板效應的影響，臨界電壓會有所改變，公式如下：

$$V_{TN} = V_{TO} + \gamma(\sqrt{V_{SB} + 2\phi} - \sqrt{2\phi})$$

# 實驗項目和數據


## 【項目一】以三用電表測量 JFET

- 1、請取 JFET 電晶體編號 K30A 兩顆。
- 2、紀錄所用 JFET 之編號為\_\_\_\_\_。(此舉是 check 電晶體不誤拿)
- 3、以三用電表找出 G 極。以三用電表測量 D、S 間之電阻值 = \_\_\_\_\_  $\Omega$ 。將紅、黑兩測試棒互換再測，D、S 間之電阻值有無變化？答：\_\_\_\_\_
- 4、繪製 JFET 之實體圖於圖 21，並註明三腳各為何極。



(圖 21) JFET 之實體圖

## 【項目二】測量 JFET 飽和電流 $I_{DSS}$




(圖 22)

1. 裝置如(圖 22)，JFET 使用 K30A。
2. 以三用電表置於電流檔，如(圖 22)串接，然後調整  $V_{DS}$  電壓為 9V~12V，如下表，並紀錄電流表上的  $I_{DSS}$  值填入表內。

$V_{DS}$	9V	10V	11V	12V
$I_{DSS}$				


【項目三】測量 JFET 夾止電壓與  $I_{DS}$  與  $V_{DS}$  特性



(圖 23)

- 1、裝置圖 23 之電路。圖中之電流表 mA 可以使用三用電表之 DC mA 代替，圖中之電壓表 V 則以示波器（耦合模式設定在 DC 的位置）代替。 $V_{GG} = -3$  伏特，可以用電源供應器。
- 2、 $V_{GG} = -3V$  (反接就已經是負值囉)  
 $V_{DS} = 0V \sim 10V$ ，以電源供應器供應。
- 3、將  $V_{DS}$  調整到 10V，然後調整可變電阻 VR-10K 使  $I_{DS}$  剛好等於 0mA 時，以三用電表，測量 JFET G、S 兩端的直流電壓  $V_{GS} = \underline{\hspace{2cm}}$  V，所以夾斷電壓  $V_{PO} = \underline{\hspace{2cm}}$  V。
- 4、調整  $V_{DS}$  電壓大小如下表並調整可變電阻 VR-10K 變動  $V_{GS}$  電壓，紀錄電流表上的  $I_{DS}$  值表格內。
- 5、利用下表 1 之資料，繪製  $V_{GS} - I_{DS}$  特性曲線於圖表中。

$V_{DS} \backslash V_{GS} \ I_{DS}$	0V	1V	2V	3V	5V	8V	10V
0V							
-0.2V							
-0.4V							
-0.6V							
-0.8V							
-1.0V							
-1.2V							
-1.4V							
-1.6V							
-1.8V							



(表 1)